|
|
|
|
| LEADER |
01649nam a2200229 a 4500 |
| 001 |
1317217 |
| 005 |
20171111233247.0 |
| 008 |
081113s2007 gr erb 000 0 gre d |
| 040 |
|
|
|a GrAtEKP.pliroforiki
|b gre
|e AACR2
|
| 082 |
|
0 |
|2 22
|a 004.6
|
| 100 |
1 |
|
|a Σταμούλιας, Ιωάννης Π.
|
| 245 |
1 |
0 |
|a Σχεδίαση με VHDL και υλοποίηση σε FPGA του χαμηλότερου ιεραρχικά επιπέδου του συστήματος μνήμης Cache Level 1, με επαλήθευση ορθής λειτουργίας στον υψηλής απόδοσης επεξεργαστή "Αθηνά" αρχιτεκτονικής RISC/
|c Ιωάννης Π. Σταμούλιας και Κωνσταντίνος Ε. Μαούνης
|
| 260 |
|
|
|a Αθήνα:
|b [χ.ό.],
|c 2007
|
| 300 |
|
|
|a 148 σ. :
|b διαγρ., πίν. ;
|c 30 εκ. +
|e 1 CD-ROM
|
| 500 |
|
|
|a Επιβλέπων καθηγητής: Αντώνιος Πασχάλης, Νεκτάριος Κρανίτης, Γεώργιος Θεοδώρου και Ανδρέας Μερεντίνης
|
| 504 |
|
|
|a Περιλαμβάνει βιβλιογραφία: σ. `48
|
| 650 |
|
0 |
|a VHDL (Computer program language)
|
| 650 |
1 |
7 |
|a Ηλεκτρονικοί υπολογιστές
|x Δίκτυα
|
| 700 |
1 |
|
|a Μαούνης, Κωνσταντίνος Ε.
|
| 710 |
0 |
|
|a Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών.
|b Σχολή Θετικών Επιστημών.
|
| 710 |
0 |
|
|b Τμήμα Πληροφορικής και Τηλεπικοινωνιών
|
| 952 |
|
|
|a GrAtEKP
|b 59cd116d6c5ad134460ed657
|c 998a
|d 945l
|e ΠΕ 004.6 ΣταΙ σ 2007
|t 3
|x m
|z Books
|
