Description: Σχεδίαση με VHDL και υλοποίηση σε FPGA του χαμηλότερου ιεραρχικά επιπέδου του συστήματος μνήμης Cache Level 1, με επαλήθευση ορθής λειτουργίας στον υψηλής απόδοσης επεξεργαστή "Αθηνά" αρχιτεκτονικής RISC/

Main Author:	Σταμούλιας, Ιωάννης Π.
Corporate Authors:	Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών. Σχολή Θετικών Επιστημών., Τμήμα Πληροφορικής και Τηλεπικοινωνιών
Other Authors:	Μαούνης, Κωνσταντίνος Ε.
Format:	Book
Language:	Greek
Published:	Αθήνα: [χ.ό.], 2007
Subjects:	VHDL (Computer program language) Ηλεκτρονικοί υπολογιστές > Δίκτυα

Item Description:	Επιβλέπων καθηγητής: Αντώνιος Πασχάλης, Νεκτάριος Κρανίτης, Γεώργιος Θεοδώρου και Ανδρέας Μερεντίνης
Physical Description:	148 σ. : διαγρ., πίν. ; 30 εκ. + 1 CD-ROM
Bibliography:	Περιλαμβάνει βιβλιογραφία: σ. `48